基于FPGA的数码管电子钟

基于FPGA的数码管电子钟 一、系统框架 图1.系统框图 其中： alarm.v 主要是产生电子钟的秒、分、时以及闹钟的信号 smg.v  主要是把alarm.v产生的信号通过数码管显示出来。是数码管的驱动模块 led.v   闹钟到了，则ledg0闪烁 debounce.v  用于key的消抖，支持快速单击，连按 sw_debounce.v 用于sw的消抖，这个一定要消抖，否则可能会产生亚稳态，

>>阅读原文<<