VHDL首日

VHDL首日 名词解释 entity 实体 implemented 实现 instantiated 实例化的 combanatorial 组合的 基础入门 对于一个VHDL module 必须包括两个部分： entity declarations architecture block 而对于 architecture block 则要包含三个部分 component declarations si

>>阅读原文<<