卷积计算的verilog 实现

目录 1.问题分析 2.工作框图 3.工作方式 4.数据选取 5.文件说明 6.端口说明 7.工作说明 8.仿真说明 9.仿真结果 1)波形 2)Transcript 10.Matlab 验证 1. 问题分析 构造一个3 * 3的卷积核，并利用该卷积核完成与6*6矩阵的卷积运算，数据位宽8bit补码数, 结果位宽20bit补码数 卷积的基本过程如下： 对卷积核进行180度翻转（数据读写顺序的调度）

>>阅读原文<<