异步FIFO设计(非常详细，图文并茂，值得一看！）

原文地址：https://www.toutiao.com/a6329245604338450690/ 本文由EETOP论坛帖子编辑修改而来 作者：ThinkSpark 原文：//bbs.eetop.cn/thread-308169-1-1.html 一、概述 在大规模ASIC或FPGA设计中，多时钟系统往往是不可避免的，这样就产生了不同时钟域数据传输的问题，其中一个比较好的解决方案就是使用异步FI

>>阅读原文<<