vhdl - JavaShuo

vhdl

vhdl

vhdl

全部

实验一软件操作、译码器实现

2021-08-15 数字电路 vhdl

74161设计二十进制计数器

2021-07-12 EDA FPGA Quartus VHDL

数码显示型计时器的HDL设计与FPGA板级调试

2021-07-13 VHDL

VHDL全加器设计以及ALU设计报告+（全代码）

2021-07-13 VHDL

拼接4-16进制译码器

2021-07-14 EDA Quartus VHDL FPGA

High-Level Synthesis高级综合，跨越软硬件编码的隔阂

2021-01-18 虹科FPGA-HLS fpga hls c语言 verilog vhdl 字符编码

FPGA入门实验五：多周期移位寄存器

2021-01-19 EDA FPGA Quartus VHDL

使用X-HDL对VHDL/Verilog相互转换的简单教程

2021-01-19 VHDL Verilog

Quartus，Modelsim仿真报错：Error: Error loading design # Pausing macro execution

2021-01-20 fpga/cpld vhdl

FPGA入门实验四：时间基准电路和带使能的多周期计数器

2021-01-20 EDA FPGA Quartus VHDL

« 1 2 3 4 5 6 7 8 9 »

每日一句

每一个你不满意的现在，都有一个你没有努力的曾经。