FPGA入门实验四：时间基准电路 和 带使能的多周期计数器

题目要求： 1.根据参考代码，将计数器范围改为0~15，verilog 代码如下： module CNT_EN(  input wire CLK,  input wire EN,  output reg [4-1:0] OUT,  output reg OV ); [email protected] (posedge CLK) begin if(EN==1&&OUT<15) OUT<=OUT+1'

>>阅读原文<<