时间基准电路和带使能的多周期计数器

module conter(  CLK   ,  //xia jiang yan    //CNTVAL, // 输出的计数值信号   OV    );// 计数溢出信号，计数值为最大值时该信号为1 input CLK   ; //output [30:0] CNTVAL; output OV;    //reg [30:0] CNTVAL ; integer  CNTVAL=0, a=0; re

>>阅读原文<<