FPGA 静态时序分析与约束（2）

Quartus II时序约束工具简要操作 项目简述 时序约束步骤 约束时钟 创建输入时钟 创建生成时钟 约束自己分频的时钟 输入延迟的约束 输出延迟的约束 设置时序例外 设置多周期路径 设置false路径 操作小结 总结 项目简述 这里提醒，在看这篇文章之前一定要先把前一篇时序约束的文章看完，前面一篇才是重点，这篇就是一些简单的工具使用。 我们前面的一篇博客已经讲解了FPGA内部、IO接口的延迟约

>>阅读原文<<