静态时序和时序约束

静态时序 静态时序中，组成设计的元件分类成组合逻辑和时序逻辑两大类。 在vivado中，设计是否满足性能要求是由静态时序分析（Static Timing Analysis，STA）来校验和验证的，在静态时序分析STA中元件的功能并不重要，重要的是元件的性能。 在vivado中，静态时序引擎是基于基本元件，这意味着时序特征是为每个基本元件而作的。 设计中延时来自于以下因素： FPGA的构图与设计的实

>>阅读原文<<