Verilog设计计数器（一）

理解FPGA设计须要具体的流程框图，模块化设计。从最基础的计数器设计中，咱们能够画个简要的模块。 这里的时钟是咱们本身定义的，经过控制复位键，咱们能够控制计数器模块的运做。 咱们须要了解哪些是输入输出端口，这是Verilog设计中的重中之重。 经过模块咱们能够知道，clk，rst_n这两个是输入端口，咱们定义为input 而输出的Q为输出端口，咱们定义为output。 举个例子，咱们要设计一个计数

>>阅读原文<<