【安路FPGA】如何使用锁相环(PLL)IP核

#来自学渣的问候 # 为何我这么菜web 由于还用很差这个文本编辑器，因此博文暂时没有段落空格，请原谅我这个菜鸡XD编辑器 由于参加FPGA创新设计大赛用的是国产的 安路FPGA 开发板,因此这几天一直在研究它的编译环境，大约是我太菜了，致使我和刁爷(队友)总是被本身产生的问题蠢哭了，因此解决完问题以后，来写个博文记录一下。 安路FPGA使用的编译环境是它本身研发的 Tang Dynasty 简称

>>阅读原文<<