【 Vivado 】输入延迟约束实例

上篇博文讲了输入延迟约束（ Input Delay Constraints）：输入延迟约束（Constraining Input Delay） 这篇博文讲解具体的实例，通过实例去学习是最有效果的。 实例1 如图1所示系统，以太网PHY芯片与FPGA相连，分为三组接口：   RX接口：时钟RXCK和数据RXD；  TX接口：时钟TXCK和数据TXD；   MII管理接口：时钟MDC和数据MDIO。

>>阅读原文<<