FPGA实现DDR2的引脚配置

笔者在学习FPGA+DDR2过程中翻看官方手册的一点心得,但毕竟也是初学,如有理解不正确的地方欢迎诸君指正,感激不尽! 有问题可发邮件到[email protected],欢迎骚扰~ 文章目录 1 Cyclone IV器件的存储器接口引脚支持 1.1 数据和数据时钟/选通引脚 1.2 (可选的)奇偶校验,DM和纠错编码引脚 1.3 地址和控制/命令引脚 1.4 内存时钟引脚 2 Cyclone I
相关文章
相关标签/搜索