FPGA DDR2操作

SDRAM: SDRAM中地址线是复用的（行地址线、列地址线）     通过触发时间不同区分开（行列地址选通） 对SDRAM的操作先是bank地址与行地址选通，然后是列地址选通，从列地址选通到第一笔数据输出到总线上（读操作）的这段时间称为CL。（列地址选通信号需要经过放大，这一过程需要时间。 虽然由于读写延迟相同可以让数据的传输在I/O端是连续的，但它占用了大量的内存控制资源，在数据进行连续传输时

>>阅读原文<<