FPGA连接DDR2画法

一、引脚分配原则 1   DQS    DM有固定的引脚   不可变   DQn有8个引脚   该引脚之间可以互相调换位置  但是FPGA其余IO不能当作DQ使用 如图： 只有标有DQnR的引脚才可以被设定为DQ信号 2  其余信号地址线EAn 和控制线 CAS  RAS  CKE...随便在该bank找到IO即可 3  vref引脚要连接DDR的vref  即参考电压   是DDR2电压通过电阻

>>阅读原文<<