cadence allegro 17.2 design outline的使用问题

        17.2中使用designe outline 代替outline，放置电路板外观，及Design Outline，这个和17.2之前的版本不一样，不能使用画线的方式添加Designe Outline，因为画线时在Board Geometry类中并未能找到Design Outline或Cutout子类。只能通过添加shape的方式添加。当使用outline时，会提示你推荐优先使用de

>>阅读原文<<