74161-可预置任意进制计数器（基于QuartusII实现）

一、 使用74161设计一个可预置的任意进制计数器，使用QuartusII 完成建立工程、编辑电路图、编译，编辑波形文件仿真，记录波形并说明仿真结果，最后在FPGA上进行硬件测试。web 原理：如图所示。预置数为0000，当计数输出端计数到1010时，置数端有效。在CLK下一个上升沿到来时，输出状态转为预置数状态0000，置数端无效，因此计数器继续正常计数，直至再次计数到1010。如此循环，便可实

>>阅读原文<<