VHDL重点语法全解

今天看到一篇博文，将VHDL语法基本包括了，先转过来备忘：VHDL基本点【精解】 VHDL描述硬件实体 结构 举例 Entity（）实体 Enitiy 实体名 is         PORT(端口名1，端口名N：方向：类型）         [端口说明]     End Entity; Port的方向有: IN , OUT, INOUT, BUFFER, LINKAGE In 信号只能被引用,不能

>>阅读原文<<