Verilog例子整理（转载）

【例5.6 】用fork-join 并行块产生信号波形php `timescale 10ns/1ns  module wave2;  reg wave;  parameter cycle=5;  initial缓存 forkdom wave=0; #(cycle) wave=1; #(2*cycle) wave=0; #(3*cycle) wave=1; #(4*cycle) wave=0; #(

>>阅读原文<<