时序分析基础----寄存器时序分析模型

时序分析模型   典型的寄存器之间的时序分析模型如下图所示：   FPGA中的时序分析就是分析时钟和数据之间的关系。上图中，展示的是时序分析中最基本的模型，寄存器与寄存器之间的时序分析模型。 建立时间分析 数据从输入到第一级寄存器到输入到第二级寄存器所需要经过的延时由触发器内部延时Tco、寄存器之间数据路径的走线延时Tdata和数据相较于扇出源时钟的延时Tclk1； 所以数据从第一级寄存器到达第二

>>阅读原文<<