高速ADC时钟jitter对信噪比和有效位数的影响
高速ADC的时钟jitter会影响高速ADC的信噪比SNR，而信噪比决定了模拟前端输入的有效范围。所以需要先确定模拟前端的有效输入范围，然后确定应该满足的SNR，然后推导出时钟jitter。 一、模拟前端动态输入范围和有效位ENOB的关系 假设ADC的最大输入幅度是Vpp（单位V），分辨率位数N位，有效位数ENOB位。
相关文章
- 1. 正确理解采样时钟抖动（Jitter）对ADC信噪比SNR的影响
- 2. 剪切率和量化噪声对信噪比的影响
- 3. ADC信噪比的分析及高速高分辨率ADC电路的实现
- 4. PCB对信号速率的影响
- 5. 时钟抖动（Clock Jitter）和时钟偏斜（Clock Skew）
- 6. 关于时钟偏差（Clock Skew）和时钟抖动（Clock Jitter）
- 7. IC设计中时钟偏斜对延时的影响
- 8. FPGA的时钟质量对设计的影响
- 9. 降低ADC信噪比损失的设计技巧
- 10. “大数据“对当今信息时代产生的影响
- 更多相关文章...
- • HTTP 响应头信息 - HTTP 教程
- • SVG 阴影 - SVG 教程
- • TiDB 在摩拜单车在线数据业务的应用和实践
- • Git五分钟教程
相关标签/搜索
每日一句
-
每一个你不满意的现在，都有一个你没有努力的曾经。
欢迎关注本站公众号,获取更多信息
