关于FPGA时序约束的学习笔记-时序模型的分析

最近一直在学习FPGA时序约束的内容，看了很多的教程。所以想用这篇去整理一下思路。好让自己能够坚持下去。 学习时序分析都离不开一个节点对节点的模型，如下图； 这个模型是FPGA时序分析的基础模型，描述数据在两个寄存器间传输的一般模式，想要真正的理解这个模型还需要知道以下几个概念： 启动沿：数据被launch的时钟边沿，在每一个时钟边沿后产生一个新的数据。 锁存沿：数据被latch的时钟边沿，也就是

>>阅读原文<<