FPGA时序约束学习笔记（二）Quartus II实练

目标：通过时序优化，使系统的最高运行频率提高。 实例：VGA显示模块 （1）理解时序与温度的关联 温度过高与过低均会影响寄存器间的时间余量，一般默认状态为Slow 1200mV 85C Model。 （2）查看最大时钟运行频率 外部输入时钟为50MHz，显示的最大运行频率为119.06MHz 软件自动识别时钟信号，按照10MHz频率进行布局布线，但是VGA显示输入的时钟为25MHz，远不满足使用需

>>阅读原文<<