Xilinx FIFO 仿真总结

时间 2020-12-25

标签 FPGA FIFO 时序仿真繁體版

原文原文链接

这篇文章的起因是想用FIFO去解决异步时钟源的问题。因为想用Spartan-6去从图像传感器采集图像，所以想直接用pclk做为FIFO的写时钟，传感器的行同步信号HS作为FIFO写是能输入，这样可以省去好多coding的工作。然而，事情往往不会那么顺利，我发现pclk的时钟是只有在有数据的时候才会从传感器输出，当传感器不输出数据时，pclk也就不会跳动了。具体时序可参考仿真图的wr_clk.

>>阅读原文<<

1. Xilinx FIFO 仿真总结
2. 用ModelSim仿真FIFO
3. 使用Xilinx FIFO IP核的总结（一）
4. Xilinx FIFO使用小结
5. Xilinx IP核使用(一)--FIFO
6. FIFO例化以及仿真
7. FIFO的设计与仿真
8. vivado 仿真ram,rom和fifo
9. Inter FPGA FIFO IP 核仿真
10. 【实战经验】--Xilinx--IPCore--FIFO
更多相关文章...
• Docker 资源汇总 - Docker教程
• XML 总结下一步学习什么呢？ - XML 教程
• 算法总结-双指针
• 算法总结-回溯法