Inter FPGA FIFO IP 核仿真

 打开对应的 Modelsim 软件,Change Directory 到.do文件所在目录,在Transcript窗口输入 do ****.do;code transcript on if {[file exists rtl_work]} {     vdel -lib rtl_work -all } vlib rtl_work vmap work rtl_work // TB文件或源文件的引
相关文章
相关标签/搜索