FPGA中时钟相关概念

一、时钟相关概念 理想的时钟模型是一个占空比为50%且周期固定的方波。Tclk为一个时钟周期，T1为高脉冲宽度，T2为低脉冲宽度，Tclk=T1+T2。占空比定义为高脉冲宽度与周期之比，即T1/Tclk。 图1 理想时钟波形 建立时间（Tsu）:是指在时钟上升沿到来之前数据必须保持稳定的时间； 保持时间（Th）:是指在时钟上升沿到来以后数据必须保持稳定的时间。如图2所示。 图2 建立和保持时间 一

>>阅读原文<<