DPD环路时延校正原理

环路时延 由于DPD反馈信号(FB) xf x f 与基带信号(BB) xB x B 存在时延 k∗+θ0 k ∗ + θ 0 ,在学习预失真参数前,需要对其进行校正,时延分为整数时延,小数时延。 校正原理 校正分为类相关校正和绝对值校正 1. 绝对值校正 a) 先对反馈信号和基带信号进行功率归一化 xB¯¯¯¯¯¯(n)=xB(n)/∑n=1N|xB(n)|2 x B ¯ ( n ) = x B
相关文章
相关标签/搜索