Verilog经过锁相环实现倍频,分频,相位偏移

       PLL的英文全称是Phase Locked Loop，即锁相环， 是一种反馈控制电路。 PLL对时钟网络进行系统级的时钟管理和偏移控制， 具备时钟倍频、分频、相位偏移和可编程占空比的功能。对于一个简单的设计来讲， FPGA整个系统使用一个时钟或者经过编写代码的方式对时钟进行分频是能够完成的， 可是对于稍微复杂一点的系统来讲， 系统中每每须要使用多个时钟和时钟相位的偏移，且经过编写代码

>>阅读原文<<