fpga综合脚本tcl分析

1.首先需要设置工艺库 set search_path ********* set link_library ******* set target_library ******* 2.将需要综合的文件依次罗列下来，格式 analyze -format verilog 路径.v analyze -format verilog 路径.v analyze -format verilog 路径.v 3.设

>>阅读原文<<