【3.22】【学习笔记】数字信号处理和FPGA实现——DC部分

.con文件时钟创建时钟模块语法 creat_clock -period 4 -name Llc -waveflow{0 0.4 0.6 1.4} [get_clock clk] 1.指令名称：creat 2.周期：-period 2 3.命名：-name 4.定义波形：waveflow{0 0.4 0.6 1.4}，可调占空比 5.指明定义的端口[get_clock clk] .con文件输入输

>>阅读原文<<