FPGA数字信号处理(五)Vivado FIR IP核实现

该篇是FPGA数字信号处理的第五篇,选题为DSP系统中极其经常使用的FIR滤波器。本文将在前三篇的基础上,继续介绍在Vivado开发环境下使用Xilinx提供的FIR IP核进行FIR滤波器的设计。web 1.“FPGA数字信号处理(二)并行FIR滤波器Verilog设计” http://www.javashuo.com/article/p-gjxmrrlg-hk.html 2.“FPGA数字信号
相关文章
相关标签/搜索