FPGA数字信号处理（四）Quartus FIR IP核实现

该篇是FPGA数字信号处理的第四篇，选题为DSP系统中极其经常使用的FIR滤波器。本文将在前两篇的基础上，继续介绍在Quartus开发环境下使用Altera（或者叫Intel）提供的FIR IP核进行FIR滤波器的设计。web 1.“FPGA数字信号处理（二）并行FIR滤波器Verilog设计” http://www.javashuo.com/article/p-gjxmrrlg-hk.html

>>阅读原文<<