模拟IC芯片测试及其去耦原理

         这几天设计的芯片封装回来了，飞速焊了个电路板，忙着张罗着测试。该章节主要讲述了模拟IC芯片不同的测试方法及其封装测试需要注意的问题，并着重讲述了去耦原理。
         作为在大学期间常年潜伏在实验室的我，对于焊接电路板有着处女座才有的挑剔，多年的经验告诉我，如果电路焊的很丑，或者太多杂线，不仅在检查电气特性连接时显得更为复杂，而且在测试时信号可能时断时续，发生一些莫名奇怪的现象，让你debug的时间越拉越长。
         所以我的原则是：
         1.使用单面板，因为双面板容易漏锡导致线路阻抗不均匀，且不易焊接
         2.尽量用焊锡走线，走均匀。
         3.万不得已需要走导线的时候，尽量用最短的导线跨越，若对信号要求高，考虑使用银线
         4.如果对信号要求高，由于数字模块的噪声明显大于模拟模块，如果数字地模拟地直接接在一起，怕数字噪声串扰通过地串扰到模拟端。数字地和模拟地尽量分开走，数字地和模拟地中间加一个0欧姆电阻（0欧电阻相当于很窄的电流通路，能够有效地限制环路电流，使噪声得到抑制。电阻在所有频带上都有衰减作用）或者磁珠（磁珠的等效电路相当于带阻限波器，只对某个频点的噪声有显著抑制作用，使用时需要预先估计噪点频率，以便选用适当型号。对于频率不确定或无法预知的情况，磁珠不合)。
         5.注意阻抗匹配，信号源与电路输入，输出与测试负载
         6.电源和地走线需要加固，必要时，在电源端加一大一小（甚至多个电容抑制不同频段噪声）去耦电容到地，大的电容稳压滤除低频噪声，小的电容滤除高频噪声，因为电源是直流。值得注意的是：如果加了电容可能对settingtime要求较高精度的电路测试会有影响，测试到settingtime的时候，应去掉去耦电容。
         7.对于floating的引脚（除了空脚）应当给与spec应有的电压，除非电路模块内有对floating特殊拉高或者拉低的处理，千万不要以为floating就是0电位，空气中的电磁环境使得电荷在floating的引脚聚集，如果输入是个栅极，使得MOSFET可能开启。
         8.测试需带静电环，避免人身上携带的电荷损伤芯片。
         9.测试时候注意电路时序要求，比如一些SLEEP RESET STANDBY BAYPASS等模式
         10.对于高频模块，尽量采用PCB板制作。噪声方面考虑更是良多。