【技巧分享】在设计文件中，如何肯定信号是reg型仍是wire型？

当咱们使用Verilog时，对于信号定义为reg型仍是wire型比较混乱，那么今天咱们就来说一讲如何快速的进行信号定义。web 在Verilog中，wire永远是wire，就是至关于一条连线，用来链接电路，不能存储数据，无驱动能力，是组合逻辑；而且只能在assign左侧赋值，不能在always @ 中赋值。svg reg能够综合成register，latch，甚至是wire(当其只是中间变量的时候

>>阅读原文<<