FPGA 2级D 触发器

D触发器 在时钟上升沿,D输入0,Q输出1 在时钟上升沿,D输入1,Q输出0 输出只在上升沿发生变化。 一般的; module ex_module( input wire sclk, input wire rst_n, input wire [7:0] d,//声明模块时输入必须是wire变量，构件之间的物理连线 input wire [7:0] q,//模块声明时输出可以是wire变量给，也可以

>>阅读原文<<