如何理解D触发器

D触发器在FPGA里用得很多，但我经常无法理解D触发器为什么能对数据延迟一个时钟周期（打一拍）。下面从信号处理的角度来谈一下我的理解。如发现理解有误，烦请留言指正。 D触发器形如： `timescale 1ns/1ps module d_flip_flop(     input clk,     input rst_n,     input d,     output reg q   );    

>>阅读原文<<