verilog 时钟无缝切换电路

电路   基本原理是依靠两级缓冲完成时钟的切换   上图就是时钟无缝切换的一种电路图，通过两级dff级联加上反馈电路形成，分析它的工作过程，可以看到，当select由0→1时，     Q1在下图的clk0的这一时刻，会有1→0   紧接着 Q2在下图的clk0的这一时刻，会有1→0 所以Q2N就有0→1     在这之后，同样在clk1的这两个时刻，它的触发器会有变化，从0→1，   所以，在这

>>阅读原文<<