第三篇：mig IP用户读写时序

FPGA开源工作室将通过五篇文章来给大家讲解xilinx FPGA 使用mig IP对DDR3的读写控制，旨在让大家更快的学习和应用DDR3。 本实验和工程基于Digilent的Arty Artix-35T FPGA开发板完成。 软件使用Vivado 2018.1   第三篇：mig IP用户读写时序 1 mig接口说明 对于mig与DDR3/DDR2 SDRAM的读写时序我们不需要了解太多，交给

>>阅读原文<<