Xilinx 7系列例化MIG IP core DDR3读写

DDR3读写在工程上多是通过例化MIG，调用生成IPcore的HDL FunctionalModel。DDR读写数据可以用到状态机，后期再添砖加瓦吧，当下先对比一下网上找的一段程序和自己例化后的程序。 另外，仿真了十余分钟，最后的是什么鬼？一头雾水T.T。想着每一次要分析信号要等那么久就难受。 更重要的是分享一波关于“ Xilinx平台下DDR3设计教程”的资料。就其中的“仿真篇”而言，亲测可行，

>>阅读原文<<