vivadon mig读写时序下板实现

FPGA开源工作室将通过五篇文章来给大家讲解xilinx FPGA 使用mig IP对DDR3的读写控制，旨在让大家更快的学习和应用DDR3。 本实验和工程基于Digilent的Arty Artix-35T FPGA开发板完成。 软件使用Vivado 2018.1。 参考工程：ddr3_test。   第五篇：mig读写时序下板实现 1顶层文件和约束文件 ddr3_test.v `timescal

>>阅读原文<<