DDR3 SDRAM IP 的写时序

转自：微信公众号：OpenSLee FPGA开源工作室 1 背景 这篇文章主要介绍了DDR3IP核的写实现。 2写命令和数据总线介绍 DDR3 SDRAM控制器IP核主要预留了两组总线，一组可以直接绑定到DDR3 SDRAM芯片端口，一组是留给用户端使用的，框图如图1所示。 如图1 所示的中间部分为我们调取的IP 核，user FPGA Logic 为用户端逻辑，DDR2/DDR3 SDRAM 为

>>阅读原文<<