Verilog中for/generate语句

        目录 1、for语句 2、generate语句 2.1 循环生成语句 2.2条件生成语句 2.3case生成语句 参考《Verilog 数字系统设计》 1、for语句         在C语言中，经常用到for循环语句，但在硬件描述语言中for语句的使用较C语言等软件描述语言有较大的区别。         在Verilog中除了在Testbench（仿真测试激励）中使用for循环语

>>阅读原文<<