【FPGA】clocking wizard配置（PLL/MMC内核配置）

 明天准备更vivado的iserdes内核，ISE可能不怎么更了，由于毕设要开始搞了，准备直接转vivado，其实都差不多。今天先把ISE的始终管理内核说一下吧。      第一页，clocking features选项框中的 1.Frequency synthesis选项是允许输出与输入时钟不同频率的时钟。 2.Spread Spectrum选项是提供调制时钟输出，用来降低电子设备产生的电磁干

>>阅读原文<<