allegro 16.5 区域约束+BGA扇出

【1】新建一个PCB，画边框，导入网表，设定板层结构（这里是4层S-GND-POWER-S）,设定padpath和psmpath，放置BGA器件（这里是一片cortex-a8的处理器AM3352）

【2】设定区域约束规则

【2.1】打开约束管理器，setup->contraints->contraint manager...，或者点击工具栏上的图标。

【2.2】建立一个空的区域规则，

这里命名为RGN_AM3352。

【2.3】设定RGN_AM3352的参数。

【2.3.1】先建立一个共享的物理约束集PCS_BGA80（AM3352和DDR3都是0.8mm的球间距），设定最小线宽=4mil，

过孔为C45H25（这是我本身用PAD designer作的，焊盘直径0.45mm,过孔直径0.25mm）。

【2.3.2】应用PCS_BGA80到RGN_AM3352

【2.4】设定间距

【2.4.1】建立一个间距约束集SCS_BGA80，将除了HOLE以外的各类最小间距设置到4mil

【2.4.2】而后将SCS_BGA80应用到区域RGN_AM3352上

【2.5】绘制区域

【2.5.1】回到PCB editer，shape->rectangular。而后在右侧options栏里，选择class为constraint region，层为全部，点击assign to region后的按钮，选择刚刚建立的区域规则RGN_AM3352。

而后紧贴着AM3352周围拖动鼠标画一个框，完成后右键->done。

【2.5.2】

把鼠标放在刚刚画的区域规则框上，右键show element，应该有相似的结果

【3】扇出操做

【3.1】方法一。会扇出全部有链接的引脚，若是设置不对，会产生DRC。

route->create fanout，而后到右侧options里设置pin-via space=centered

而后再鼠标左键单击须要扇出的BGA，结果以下：

【3.2】会产生DRC的引脚不会被扇出。

route->pcb router->fanout by pick。右键setup能够设置参数。也是鼠标左键单击BGA执行扇出操做。完成后右键done结束。

【4】布线的时候再删除不须要的过孔和连线。