allegro 16.5 导入网表

时间 2019-12-14

标签 allegro 16.5 入网繁體版

原文原文链接

file->import...->logic...工具

选择导入类型(这里是design entry CIS)和路径（orcad中导出的文件夹，netlist文件夹的路径）。其余原理图编辑工具导出的网表，尝试用other选项卡。日志

单击import cadence按钮，开始导入。import

在导入网表期间会检查原理图中所设置的全部PCB footprint是否存在，若是有footprint和原理图引脚数不合等状况就会在日志文件中产生警告，日志文件一般在网表目录下，文件名为netrev.lst要注意allegro的padpath和psmpath的设置，这个路径默认包含allegro自带库路径和用户定义的库路径（安装软件有个SPB_Data路径）。SETUP->USER PREFERENCE->Paths->library->padpath 与psmpath原理

1. allegro导入网表错误详解
2. allegro 16.5 设置边框
3. allegro 16.5带线移动
4. Allegro导入DXF
5. allegro 16.5 区域约束+BGA扇出
6. allegro 16.5 设置板层结构
7. allegro 16.5 实时显示线长
8. cadence allegro原理图DRC，生成网表与导入PCB
9. cadence allegro导入dxf文件
10. Allegro软件怎么生成allegro网表、ad网表、pads网表教程
更多相关文章...
• ionic 表单和输入框 - ionic 教程
• ionic 导航 - ionic 教程
• YAML 入门教程
• 互联网组织的未来：剖析GitHub员工的任性之源