allegro学习--区域约束

前言： 在有些情况需要我们在走线时在某些区域的时候，线是细的，例如BGA封装的FPGA在引出线的时候，我们希望在FPGA内部的线细，出了FPGA后，线变粗。如图： 这就用到了区域的规则约束。 实现： 步骤1、调出约束管理器 对于走线部分的约束是物理约束 或者简单的方式是选择 然后在左边框里选择 步骤2、创建一个”标签“（CSet） 在Physical Constraint Set中选中ALL La

>>阅读原文<<