差分晶振LVDS、LVPECL、HCSL、CML不同信号模式介绍

关键词标签: 差分晶振,差分时钟,差分信号 导读：本应用笔记详细说明如何通过在它们之间增加衰减电阻和偏置电路来将一个差分时钟转换为其他类型的差分逻辑，来衰减摆幅电平并重新偏置共模输入接收器。 介绍 考虑到每个可用的时钟逻辑类型（LVPECL、HCSL、CML和LVDS）使用的共模电压和摆幅电平低于下一个时钟逻辑类型（见表1），在任何给定的系统设计中，必须设计驱动器侧和接收器侧之间的时钟逻辑转换。本

>>阅读原文<<