verilog case，if语句情况不全包含会生成锁存器

verilog case，if语句情况不全包含会生成锁存器 数字电路中应避免产生不必要的锁存器 Latch 锁存器（Latch）是数字逻辑电路中很重要的一种基本电路，常见的锁存器包括三个端口：数据输入口、数据输出口、使能端。当使能端为高电平时，输入口的数据直接送到输出口，此时输入输出口可以看成是直接连通的；当使能端为低电平时，输出口的数据保持之前的数据不变，无论输入口的数据怎么变化，输出都保持不变

>>阅读原文<<