如何生成HDL例化模板？

参考资料： https://forums.xilinx.com/t5/Design-Entry/In-vivado-how-to-generate-instantiation-template/td-p/471962 《Xilinx FPGA 权威设计指南：基于Vivado 2018集成开发环境》/何宾编著 P87 在传统的ISE开发环境中，提供了从用户自己设计的Verilog HDL代码中生成H

>>阅读原文<<