逻辑综合重点解析（Design Compiler篇）

前言 本文摘录自微信公众号 “数字芯片实验室” 欢迎关注 1、逻辑综合（Logic Synthesis）分为哪三个步骤？ 逻辑综合的行为是将数字电路的寄存器传输级描述（RTL，Register Transfer Level）“综合”成门级网表（Gate-Level Netlist）。Design Compiler将RTL和根据设计需求编写的约束文件作为输入综合出门级网表，在性能、面积和功耗之间进行

>>阅读原文<<